Thèse soutenue

Evaluation et réalisation de circuits de traitement du signal en technologie CMOS submicroniques. Application à un detecteur LHC (Large Hadron Collider)
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Mustapha Aqachmar
Direction : Jean-Michel Thénard
Type : Thèse de doctorat
Discipline(s) : Physique
Date : Soutenance en 1995
Etablissement(s) : Chambéry
Partenaire(s) de recherche : Laboratoire : Laboratoire d'Annecy-le-Vieux de physique des particules
autre partenaire : Centre national d'études des télécommunications (France ; 1944-2001)
Jury : Président / Présidente : Jean-Pierre Chante
Examinateurs / Examinatrices : Pierre Boyer, Patrice Senn, Jacques Colas
Rapporteurs / Rapporteuses : Jean-Pierre Chante, Alain Guyot

Résumé

FR

Nous présentons une vue globale sur les contraintes qui pèsent sur l'acquisition et le déclenchement du calorimètre LHC (Large Hadron Collider - collisionneur proton-proton). La description du système dont la conception est imposées par ces contraintes met en évidence les solutions qui ont été adoptées pour répondre aux caractéristiques particulières du détecteur et aux conditions expérimentales difficiles du collisionneur LHC : une grande quantité d'informations et de données a traiter, empilement d'évènements physiques et de bruit de fond dans le calorimètre, fréquence de croisement des paquets de protons très élevées (soixante dix méga hertz), et extraction d’évènements importants dans un large intervalle d’énergie (cent giga-électron-volt a deux tera-électron-volt). Notre intérêt se porte sur la réalisation de filtres numériques rapides, moins gourmands en surface et en consommation. Ce filtre peut être implanté soit au premier niveau (filtre rapide) fournissant l'information au premier niveau de trigger, sur le temps et l’énergie de croisement. Soit au second niveau de décision. Le deuxième filtre ne recevra du premier niveau que les données estimées intéressantes pour la physique. Les caractéristiques et les contraintes sur l'implantation de l’expérience étant susceptibles de changer, il nous a paru adéquat de développer un compilateur de silicium pour disposer d'instances de filtres a la demande et en un temps très court. Nous présentons l'architecture modified bit-plane pour laquelle on a opté vue sa régularité et sa capacité de travailler à des vitesse très élevées ; et offre un bon compromis entre la vitesse, la surface la consommation et la génération automatique. Plusieurs circuits d'une instance du filtre ont été fabriqué par le centre national d’études et télécommunications à Meylan, et implanté sur une carte au Laboratoire de Physique des Particules d'Annecy. Puis finalement testés sur un faisceau d'essai au centre d'études et de recherches nucléaire à Genève