Recherche Avancée

Thèse soutenue

Evaluation des performances d'architecture multiprocesseurs à mémoire logiquement partagée

FR  |  
EN
Auteur / Autrice : Christine Rochange
Direction : Daniel Litaize
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance en 1993
Etablissement(s) : Toulouse 3

Résumé

FR

Le modele de memoire partagee presente de nombreux avantages: confort de programmation du fait de l'equilibre de repartition de la charge et des donnees, portabilite du logiciel. . . Or les reseaux d'interconnexion processeurs-memoire classiques constituent un goulet d'etranglement lorsque le nombre de processeurs devient important et interdit la realisation de machines a memoire partagee massivement paralleles. On compare, dans cette these, une solution a memoire physiquement partagee (le multiprocesseur m3s base sur un reseau d'interconnexion compose de liens serie prives a tres haut debit et une organisation multiport de la memoire) a une solution a memoire logiquement partagee mais physiquement distribuee (representee par la machine dash). L'evaluation de ces deux architectures repose sur des modeles par reseaux de files d'attente, resolus de maniere analytique, puis par simulation a evenements discrets (cette derniere methode autorisant la prise en compte de certains aspects complexes du comportement des multiprocesseurs). Les resultats font apparaitre que le reseau et l'organisation memoire originaux de m3s permettent d'atteindre un niveau de performances eleve, par rapport a ce que l'on obtient habituellement dans un environnement a memoire partagee. Par ailleurs, il semble que les performances de dash soient fortement liees a la repartition des donnees dans les grappes: si les donnees se trouvent a proximite des processeurs qui les manipulent, les resultats sont encore meilleurs que ceux de m3s; par contre, dans le cas ou les donnees sont placees aleatoirement, les performances sont limitees par l'importance des temps de latence. Ainsi, ce type d'architecture ne conduit a un niveau de performances satisfaisant qu'au prix de l'abandon de la transparence de programmation, principal avantage du modele de memoire partagee