Prévision et caractérisation des fautes au cours de la production d'un ensemble de circuits de même type

Forecasting and characterization of faults during the production of a set of circuits of the same type

• Auteur / Autrice : Wahid Issa
• Direction : Mireille Jacomino
• Type : Thèse de doctorat
• Discipline(s) : Automatique et productique
• Date : Soutenance en 1993
• Etablissement(s) : Grenoble INPG
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'automatique de Grenoble (1957-2006)
• Jury : Président / Présidente : Jean-Michel Dion
• Jury : Examinateurs / Examinatrices : René David, Jean-Louis Lardy
• Jury : Rapporteur / Rapporteuse : Norbert Giambiasi, Pascale Thévenod-Fosse

Mots clés

Mots clés libres

Sciences appliquees

Electronique

Productique

Prevision

Essai

Analyse dommage

Circuit electrique

Diagnostic panne

Fiabilite

Anomalie residuelle

Caracterisation

Production par lot

Probabilite occurrence

Type de circuits

Lot de circuits

Computer integrated manufacturing

Forecasting

Test

Failure analysis

Electric circuit

Fault diagnostic

Reliability

Residual anomaly

Characterization

Batch production

Résumé

La demarche generalement utilisee pour tester un ensemble de circuits consiste a se donner un ensemble de fautes susceptibles d'affecter ces circuits et a construire une sequence de test qui detecte au mieux ces fautes. Le probleme qui est alors resolu est le test d'un ensemble de fautes et non pas le test d'un ensemble de circuits. En effet, si de nombreux circuits sont affectes d'une faute qui n'est pas dans les hypotheses, alors on ne peut rien dire sur la capacite de la sequence de test a detecter les circuits defectueux. La connaissance des differentes fautes dans les circuits a tester est une information essentielle qui permet d'adapter la sequence de test a l'ensemble des circuits a tester. Malheureusement, cette information ne peut pas etre parfaitement connue avant que tous les circuits aient ete testes et diagnostiques. Dans la premiere partie de ce memoire nous avons propose une methode qui permet d'estimer la probabilite d'occurrence de differentes fautes dans les circuits a tester a partir du test et du diagnostic d'une partie d'entre eux. Et, dans la deuxieme partie nous avons aborde le probleme de diagnostic de fautes en proposant une classification particuliere de ces fautes. La methode de prevision proposee permet, en particulier, de prevoir la proportion de circuits non encore testes qui peuvent etre affectes par une faute non observee dans le sous-ensemble de circuits testes. L'ensemble des fautes non observees etant un ensemble fictif, on ne peut a aucun moment dresser la liste des fautes contenues dans cet ensemble. Nous avons donc propose deux hypotheses pour estimer le nombre de ces fautes. L'une d'entre elles, est basee sur les observations faites sur les circuits testes. Elle fournit une assez bonne estimation du nombre de circuits defectueux affectes par une faute non encore observee et cela dans les differents cas de lots de circuits consideres dans ce memoire. Les resultats de prevision obtenus dans la premiere partie de ce memoire font l'hypothese que tous les circuits trouves defectueux ont donne lieu a un diagnostic. Afin de lever cette contrainte, une classification nouvelle de fautes en classes de fautes isodetectables est introduite. Chacune de ces classes est entierement definie par la suite des rangs des vecteurs de detection de la sequence de test appliquee. Nous avons applique les methodes de prevision et de caracterisation sur un lot de circuits du type ual 181. Les resultats obtenus sont relativement bons