Optimisation de structures et de technologies pour la réalisation de drain-source de transistors MOS submicroniques

Drain/source engineering of submicron mos field effect transistors

• Auteur / Autrice : Jean-Luc Ogier
• Direction : Gilbert Vincent
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 1993
• Etablissement(s) : Université Joseph Fourier (Grenoble ; 1971-2015)

Mots clés

Mots clés libres

Sciences appliquees

Electronique

Etude experimentale

Fabrication microelectronique

Transistor effet champ

Transistor mos

Technologie mos

Effet dimensionnel

Dopage

Porteur chaud

Vieillissement

Effet percage

Cnet

Experimental study

Microelectronic fabrication

Field effect transistor

Mos transistor

Mos technology

Size effect

Doping

Hot carrier

Ageing

Punch through effect

Résumé

Afin de reduire les effets de canaux courts et de porteurs chauds, nous avons etudie differentes solutions technologiques concernant les drain/source de transistors metal oxyde silicium (mos) submicroniques. Cette etude a ete realisee dans le cadre de filieres cmos (mos complementaires) submicroniques (0. 7-0. 5-0. 35 micron). Concernant le transistor nmos, notre etude vise a reduire les phenomenes de degradations par porteurs chauds qui affectent la fiabilite du dispositif. Nous nous interessons uniquement a la partie faiblement dopee du drain (ldd). Nous presentons dans un premier temps les resultats concernant la comparaison ldd arsenic/phosphore pour une technologie 0. 5 micron. Nous abordons ensuite l'etude d'une structure ldd implantee avec un fort angle de tilt dans le cadre d'un procede 0. 35 micron. Pour le transistor pmos, nous presentons differents essais visant a reduire la profondeur des jonctions de drain/source et nous traitons l'aspect degradation par porteurs chauds avec l'etude de la structure ldd pmos. Cette etude s'est concretisee par l'adoption de choix technologiques sur les filieres du cnet et de ses partenaires (matra-mhs, centre commun cnet-st)