Thèse soutenue

De l'elaboration de strategies de test pour des circuits integres
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Marc Laffitte
Direction : Gérard Maurer
Type : Thèse de doctorat
Discipline(s) : Sciences appliquées electronique
Date : Soutenance en 1992
Etablissement(s) : Université Louis Pasteur (Strasbourg) (1971-2008)

Résumé

FR

La complexite des circuits integres s'accroit sans cesse, rendant leur test toujours plus difficile. Des consequences directes sont des temps de generation des vecteurs de test plus long, un nombre de methodes de test possibles croissant, etc. ; mais aussi le caractere heterogene des circuits ou peuvent se cotoyer des blocs de nature differente (memoires, logique aleatoire, etc. ). Il faut donc recourir a plusieurs methodes de test, c'est-a-dire a un test hierarchise. Ceci implique la definition de strategies de tests specifiques a chaque circuit. Le but du travail presente est donc de decrire formellement l'activite d'elaboration de strategies de test. Une classification des methodes de test sert de base de donnees a un modele de strategies de test propose. Grace aux nouveaux concepts d'unite d'information pour le test et de propriete de transport, ce modele offre pour la premiere fois un cadre general, non restrictif, dans l'elaboration d'une strategie optimale pour un circuit donne. Il permet la recherche de nouvelles methodes de planification pour l'elaboration des strategies. Enfin, il a permis la realisation d'un premier prototype de systeme a base de connaissances, nomme itself, qui permet a l'utilisateur d'explorer toutes les strategies possibles pour ses circuits