Le moteur de recherche
des thèses françaises
'%3e%3cpath%20style='fill:%2300a0dc;fill-opacity:1;stroke:none;stroke-width:.144606;stroke-opacity:1;stop-color:%23000'%20d='M41.8%20100.088H52.28c.46%200%20.831.421.831.945v10.25c0%20.524-.37.946-.831.946H41.8c-.46%200-.831-.422-.831-.945v-10.251c0-.524.37-.945.831-.945z'/%3e%3cpath%20d='m47.072%20102.02-4.87%202.656%204.87%202.657%203.985-2.174v3.06h.885v-3.543m-7.969%201.851v1.771l3.1%201.691%203.098-1.691v-1.77l-3.099%201.69z'%20style='fill:%23fff;fill-opacity:1;stroke-width:.442726'/%3e%3ccircle%20style='fill:%23009f1d;fill-opacity:1;stroke:%23fff;stroke-width:.379704;stroke-linecap:round;stroke-linejoin:round;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1;stop-color:%23000'%20cx='54.151'%20cy='101.224'%20r='3.451'/%3e%3cpath%20d='m55.669%2099.387.659.664-3.075%203.104-1.634-1.649.66-.663.974.979%202.416-2.435'%20style='fill:%23fff;fill-opacity:1;stroke:none;stroke-width:.30061;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1'/%3e%3c/g%3e%3c/svg%3e)
Synchronisation repartie sur une machine parallele a couche logique reconfigurable
| Auteur / Autrice : | Jean-Marie Filloque |
| Direction : | Michel Raynal |
| Type : | Thèse de doctorat |
| Discipline(s) : | Sciences appliquées.Informatique |
| Date : | Soutenance en 1992 |
| Etablissement(s) : | Rennes 1 |
Mots clés
Mots clés contrôlés
Résumé
La machine armen offre une structure de communication et de calcul a deux niveaux. Le premier est forme par une couche logique reconfigurable constituee par un anneau de lca connectes les uns aux autres par un chemin de donnees de 32 bits. Le second est constitue par une machine mimd et son reseau de communication. Cette derniere n'offre aucun support specifique pour la partie controle des applications paralleles. Les solutions proposees pour y remedier sont souvent couteuses en temps d'execution car l'ensemble de la machine peut etre mobilise par ces taches. L'architecture de la machine armen offre une solution souple et flexible a ce probleme en permettant d'obtenir les performances d'une machine dediee sans en avoir les inconvenients grace a l'usage de la logique reconfigurable. Differentes approches sont presentees pour la realisation d'operateurs globaux permettant de detecter des etats stables ou d'appliquer des fonctions sur des donnees reparties. L'approche pipeline, moins complexe en materiel, est particulierement developpee. Elle permet de fournir des solutions simples pour realiser des barrieres de synchronisation, des detecteurs de terminaison ou des evaluateurs de fonctions sur des operandes repartis. La realisation d'un synchroniseur faible sert de cadre a l'etude de mecanismes pour des calculs sur des sous-ensembles de sites. Toutes ces techniques sont ensuite appliquees au domaine de la simulation parallele. Une analyse des differents protocoles synchrones et asynchrones permet de reperer les informations et calculs critiques dont on assure la prise en charge par la couche logique reconfigurable