Recherche Avancée

Thèse soutenue

Étude sur la détection et la localisation de défauts en temps réel dans les éléments de puissance d'une association convertisseur-machine

FR  |  
EN
Auteur / Autrice : Stéphane Catellani
Direction : Gérard Champenois
Type : Thèse de doctorat
Discipline(s) : Génie électrique
Date : Soutenance en 1992
Etablissement(s) : Grenoble INPG
Partenaire(s) de recherche : Laboratoire : Laboratoire d'électrotechnique (Grenoble ; 1980-2006)
Jury : Président / Présidente : Marcel Ivanes
Examinateurs / Examinatrices : Christian Glaize, Jean-Claude Trigeassou, Michel Amiet, Jean-Pierre Rognon

Résumé

FR

Le but de ce travail est de réaliser en temps réel la surveillance des convertisseurs statiques de puissance couplés à des machines. On a retenu la détection et la localisation de défauts abrupts dans les éléments de puissance des ces convertisseurs. La méthode employée consiste à comparer les variables d'état du système à celles obtenues à l'aide de modèles parallèles de comportement. Ces modèles peuvent être employés soit sous forme d'estimateurs (boucle ouverte), soit sous forme d'observateurs (boucle fermée). Dans les deux cas, les exigences de vitesse et de simplicité des modèles liées à une détection rapide des défauts temps réel amènent à l'emploi de modèles de représentation moyens. Le diagnostic se déroule chronologiquement en plusieurs étapes : l'estimation des variables d'état utilisées par le modèle moyen parallèle, l'élaboration des quantités de comparaison entre le modèle et le système réel (résidus), la logique de détection, la reconnaissance du type du défaut et la localisation du défaut. L'exemple de convertisseur retenu pour présenter cette méthodologie de détection est un hacheur à quatre quadrants fonctionnant en double modulation en largeur d'impulsions muni de son alimentation. Les défauts analysés pour cette application sont de trois types : court-circuit de transistor, blocage de transistor et couverture de diode. Une étude en simulation montre la validité du comportement des modèles moyens par rapport au procédé réel. Cette étude se poursuit par la mise en place de modèles moyens sans défaut ou avec défaut associés à. Une logique de détection à. Seuils utilisant le calcul des résidus en boucle ouverte. La validation est réalisée sur un banc d'essai expérimental qui prend en compte un défaut non destructif de type court-circuit. Le calcul en mode différé du modèle est comparé au fonctionnement du procédé, réel et fournit des résidus dont les valeurs indiquent la présence ou l'absence de défauts