Recherche Avancée

Thèse soutenue

Modélisation du transistor V. DMOS pour simulation de circuits en électronique de puissance

FR  |  
EN
Auteur / Autrice : Malgorzata Napieralska
Direction : Pierre Rossel
Type : Thèse de doctorat
Discipline(s) : Électronique
Date : Soutenance en 1991
Etablissement(s) : Toulouse, INSA

Résumé

FR

Un modele non lineaire du transistor v. Dmos de puissance a canal court dont les elements ne dependent que des donnees physiques et technologiques du composant est presente. Par analyse des regions actives de la structure du composant en vue de l'etude des regimes de commutation, ce modele est simplifie jusqu'a une topologie compatible avec le simulateur spice. Les procedures d'acquisition de ses parametres sont precisees ainsi que les tests de validation. Une bibliotheque informatique d'interrupteurs de puissance mos, destinee a la conception des circuits de puissance est cree par caracterisation des transistors (canal n et p) couvrant les gammes de tension 50v-1000v et de courant 2a-50a. Un modele unifie du v. Dmos est ensuite propose, qui necessite pour une technologie donnee deux parametres: calibre en tension et surface de puce du silicium. Un programme etabli, base sur l'environnement hypercard (macintosh) et couple avec spice permet d'etablir les modeles de produits catalogue et creer un modele pour de nouveaux composants. Cette modelisation est completee par la prise en compte de la temperature de cristal ainsi que diverses configurations de test. Un macromodele destine a rendre compte du comportement electrique sous contraintes radiatives des v. Dmos est aussi etabli et valide par comparaison entre les resultats experimentaux et la simulation. L'elaboration d'un montage de bras de pont a base de transistors mos, et sa simulation par spice permet enfin de mettre en evidence la validite du modele dans ce type d'application en prenant en compte des problemes lies a l'existence des elements parasites dans les circuits de l'electronique de puissance