Recherche Avancée

Thèse soutenue

La métrologie des circuits intégrés par microscopie électronique

FR  |  
EN
Auteur / Autrice : Jean-Luc Bataillon
Direction : Jean-Louis Lacoume
Type : Thèse de doctorat
Discipline(s) : Traitement du signal
Date : Soutenance en 1990
Etablissement(s) : Grenoble INPG

Résumé

FR

Le memoire traite des problemes rencontres lors de l'utilisation de la microscopie electronique a balayage pour effectuer les controles dimensionnels au cours de la fabrication des circuits integres vlsi. L'eventail des techniques de metrologie est presente en preambule de cette etude. Une etude quantitative de la resolution du meb a ete developpee a l'aide des techniques de l'analyse spectrale afin d'evaluer les variations des performances instrumentales en fonction de la tension d'acceleration et du courant de faisceau. Pour connaitre le biais entre la dimension mesuree et la largeur exacte, une nouvelle technique de reconnaissance topographique des traits clives a ete mise au point sur le meb de metrologie. On determine ainsi avec une precision mesurable le profil geometrique des traits. La methode de mesure dimensionnelle retenue est l'estimation par autocorrelation du profil electronique filtre. Cet estimateur est valide sur le plan de la fiabilite et de la repetabilite par une etude experimentale approfondie. La justesse des resultats est assuree grace a la calibration d'une plaquette representative du niveau mesure. Les deux methodes mises en uvre pour determiner les conditions experimentales optimales, la comparaison des mesures de traits isolants et conducteurs, et la minimisation de la dispersion des courbes de calibration, s'accordent sur le choix des tensions d'acceleration inferieures a 1,2 kvolt