Conception d'architectures testables et détermination des vecteurs de test pour les circuits spécifiques fortement intégrés de la machine MaRS (machine à réduction symbolique)

VLSI asic test methods and techniques : applications on MaRS (symbolic reduction machine) devices

• Auteur / Autrice : Paulino Ng
• Direction : Bernard Lécussan
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance en 1990
• Etablissement(s) : Toulouse, ENSAE

Mots clés

Mots clés contrôlés

Multiprocesseurs

Essais (technologie)

Conception assistée par ordinateur

Circuits intégrés

Circuits intégrés à très grande échelle

Architecture des ordinateurs

Mots clés libres

Circuits spécifiques

Réduction symbolique

Architecture multiprocesseur

Résumé

L'évolution des outils de conception assistée par ordinateur de circuits numériques fortement intégrés permet d'envisager la réalisation rapide de circuits intégrés de haute complexité logique. Toutefois, plus ces circuits deviennent complexes, plus leur test devient difficile; il est donc fondamental de prendre en compte les techniques de testabilité au plus tôt lors de la définition du circuit. Dans le projet MaRS (machine à reduction symbolique), trois circuits spécifiques fortement intégrés ont été développés; l'auteur propose des modifications de chacune des architectures, des techniques de conception adaptées rendant le test possible et des vecteurs de tests pour chacun de ces circuits. Ces circuits sont montés sur une carte en circuit imprime multi-couche: il propose alors une technique permettant de réaliser le test des différentes interconnexions de la carte. Ces circuits ont été réalisés, les vecteurs de tests définis sont passés sur un testeur de l'intégration complète de la machine a permis de valider le bon fonctionnement de chacun d'eux.