Un algorithme de vérification du schéma électrique extrait d'un circuit intégré

A verification algorithm for integrated circuit extracted network

• Auteur / Autrice : Yvan Serrat
• Direction : Jean Mermet
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 1987
• Etablissement(s) : Université Joseph Fourier (Grenoble, Isère, France ; 1971-2015)

Mots clés

Mots clés libres

Sciences appliquees

Electronique

Circuit integre

Verification

Schema equivalent

Algorithme

Etude comparative

Theorie graphe

Parametre

Isomorphisme

Integrated circuit

Verification

Equivalent circuit

Algorithm

Comparative study

Graph theory

Parameter

Isomorphism

Résumé

L'etude presentee concerne la verification du schema electrique d'un circuit integre obtenu par extraction. Cette verification est basee sur la comparaison du schema electrique extrait avec le schema electrique de reference, utilise par le concepteur pour dessiner le circuit. Du point de vue mathematique, une telle comparaison est equivalente a un test d'isomorphisme effectue sur les graphes associes aux deux schemas. L'algorithme employe prend en compte tous les parametres des graphes (connectivite, type de noeuds, type de liaisons. . . ) pour determiner si oui ou non ces graphes sont isomorphes, avec une complexite abordable, ce qui permet son application a des circuits d'assez grande taille