Conception de PLA CMOS

• Auteur / Autrice : Abbas Dandache
• Direction : Gabrièle Saucier
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 1986
• Etablissement(s) : Grenoble INPG
• Partenaire(s) de recherche : Laboratoire : Institut d'informatique et mathématiques appliquées (Grenoble ; 1989-2006)

Mots clés

Mots clés contrôlés

Conception assistée par ordinateur

Pannes

Circuits intégrés

Réseaux logiques programmables

Mots clés libres

Integrated circuit

VLSI circuit

Programmable logic array

Performance evaluation

Time analysis

Simulation

Breakdown

Verification

Yield

Microelectronic fabrication

Reconstitution

Interconnection

Computer aided design

MOS technology

Circuit VLSI

Réseau logique programmable

Evaluation performance

Analyse temporelle

Simulation

Vérification

Rendement

Fabrication microélectronique

Reconstitution

Interconnexion

Technologie MOS

Résumé

Etude des PLA CMOS. Les 4 aspects suivants sont développés : ― performance électrique: spécification d'évaluation électrique et temporelle de PLA par une technique hybride estimation-simulation basée sur la recherche du chemin critique d'E/S dans le PLA; ― distribution des types de pannes en fin de fabrication et leurs manifestations électriques et logiques. Une approche vers le test de PLA CMOS est également présentée; ― amélioration du rendement de fabrication par la conception de PLA reconfigurable (ajout de lignes supplémentaires; ― partitionnement de PLA en vue de réduire la surface, le temps de réponse, et de faciliter la reconfiguration et l'interconnexion avec les blocs voisins