Thèse soutenue

Analyse et conception d'une architecture de déphaseur actif innovante, implémentée en technologie BiCMOS SiGe 0,13 µm, pour la formation de faisceau dans les applications 5G

FR  |  
EN
Auteur / Autrice : Nuraddeen Ado Muhammad
Direction : David CordeauJean-Marie Paillot
Type : Thèse de doctorat
Discipline(s) : Électronique, microélectronique et nanoélectronique
Date : Soutenance le 15/03/2024
Etablissement(s) : Poitiers
Ecole(s) doctorale(s) : École doctorale Mathématiques, informatique, matériaux, mécanique, énergétique, Poitiers
Partenaire(s) de recherche : faculte : Université de Poitiers. UFR des sciences fondamentales et appliquées
Laboratoire : XLIM
Jury : Président / Présidente : Valérie Vigneras
Rapporteurs / Rapporteuses : François Rivet, Philippe Descamps

Résumé

FR  |  
EN

Pour différentes raisons, la 5G domine actuellement l'actualité technologique. Les capacités de la 5G en termes de largeur de bande et de temps réel constitues un énorme potentiel sociétal en permettant pléthore d'applications nouvelles et inattendues. En effet, la bande de fréquence des ondes millimétriques se caractérise par une largeur de bande disponible qui peut prendre en charge des systèmes sans fil à haut débit pour les futurs systèmes de radiocommunication, y compris les systèmes cellulaires de cinquième génération et au-delà. Les fréquences d'exploitation des ondes millimétriques nécessitent généralement une plus grande ouverture d'antenne pour améliorer le bilan de liaison. Ces antennes se présentent généralement sous la forme de réseaux phasés, permettant la formation de faisceaux. Dans ce contexte, ce travail présente la conception et la mise en œuvre d'un déphaseur actif à 19,5 GHz pour la formation de faisceaux. Le circuit proposé est basé sur une architecture originale utilisant un oscillateur commandé en tension verrouillé par injection (ILVCO en Anglais) associé à un filtre polyphase suivi d'un circuit de sélection de phase et de son signe. La phase souhaitée dans la plage de ± 45° est synthétisée avec le circuit proposé en modifiant la tension de commande Vcntr de l’ILVCO pour un réglage fin et en modifiant les deux signaux de commandes du sélecteur de phase et de signe (S0, S2) pour un réglage grossier, ce qui engendre une variation de phase linéaire de 360°. D'après les résultats de la simulation post-layout, la plage de réglage de la fréquence d’oscillation libre du VCO varie de 17,89 GHz à 20,16 GHz. En outre, avec une puissance injectée de -8,5 dBm et une fréquence de 19,5 GHz, le déphaseur proposé consomme 20,47 mA sous une tension d'alimentation de 1,3 V. De plus, la puissance de sortie moyenne sur 50 Ω est de -15,58 dBm. Le circuit complet a une taille de 1,58 mm2, y compris les pads, et il est intégré sur un process BiCMOS SiGe:C 0,13 μm. Enfin, les résultats obtenus montrent que le déphaseur actif proposé s’avère un candidat potentiel pour les systèmes à réseau phasé utilisés pour la formation de faisceaux dans les applications 5G.