Parallélisation et génération de code pour les codes correcteurs d'erreurs à partir des facteurs graphes

par Adrien Cassagne

Projet de thèse en Informatique

Sous la direction de Denis Barthou, Christophe Jego et de Olivier Aumage.

Thèses en préparation à Bordeaux , dans le cadre de Mathématiques et Informatique , en partenariat avec LaBRI - Laboratoire Bordelais de Recherche en Informatique (laboratoire) et de Supports et Algorithmes pour les applications numériques hautes performances (SATANAS) (equipe de recherche) depuis le 31-10-2017 .


  • Résumé

    L'objectif de cette thèse est de proposer de nouvelles façons d'explorer et d'optimiser les algorithmes de communication numérique pour les architectures SIMD et parallèles en se basant sur les "factor graphs" (FG). Une large variété d'algorithmes pour les communications numériques (tout particulièrement les algorithmes d'encodage et de décodage de canal) peuvent être décrit par des FG. L'ambition de ce travail est d'utiliser les FG comme un outil de spécification à partir duquel nous souhaitons créer un langage spécifique, un générateur de code, ou une bibliothèque dédiée à cette grande famille d'algorithmes. Dans un second temps, nous souhaitons rassembler des optimisations faites sur mesure dans un framework unifié. L'objectif sera atteint avec une spécification complète des FG en tenant compte des contraintes de bande passante, du format des données et de l'énergie. Cela conduira l'outil vers une implémentation optimisée en adéquation avec le domaine d'application (forte bande passante, faible consommation, etc). Ce travail se situe dans un contexte inter-disciplinaire entre les équipes STORM/INRIA et CSN/IMS. L'équipe STORM est expérimenté dans le calcul haute performance, la compilation et les systèmes temps réel pour les architectures hétérogènes tandis que l'équipe CSN est spécialisée dans les codes correcteurs d'erreurs et les optimisations algorithmiques associées aux systèmes de communications numériques.

  • Titre traduit

    Parallelization and Code Generation for Error Correcting Codes from Factor Graphs


  • Résumé

    The objective of this thesis is to propose a new way to explore and optimize digital communication algorithms for SIMD and parallel heterogeneous architectures, based on factor graphs. Actually, a large variety of digital communication algorithms (especially encoding/decoding algorithms for ECC) can be described with a factor graph. Starting from this observation, the ambition of this work is to use factor graphs as a specification tool. From this new kind of specification, the idea is to create a domain specific language, a code generator, or a library that is dedicated to this large algorithmic family. In a second phase, we want to gather the ad hoc optimizations in a unified framework. This goal will be achieved by completing the factor graph specification with a set of constraints such as bandwidth, data format or energy. This set will drive the tool towards an optimized software implementation that is compliant with an application domain (high throughput, low energy, etc). This work will take place in an inter-disciplinary context, between STORM/INRIA and CSN/IMS. STORM/INRIA has a strong expertise in high performance computing, compiler and runtimes for heterogeneous architectures while IMS/CSN has proven knowledge on ECC decoding algorithms and algorithmic optimizations for digital communication systems.