Etude d'une architecture de recepteur "Mixer First" a faible consomation d'energie

par Ali Alshakoush

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Sylvain Bourdel, Estelle Lauga-larroze et de Florence Podevin.

Thèses en préparation à Grenoble Alpes , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec Laboratoire Radio-Fréquence et Intégration de Circuits (laboratoire) et de COMPOSANTS CMOS AVANCES SILICIUM ET SOI (equipe de recherche) depuis le 30-09-2017 .


  • Résumé

    L'objectif de la thèse est de développer un front-end radio en combinant plusieurs approches de réduction de la consommation. Le front-end sera développé en FDSOI. L'architecture devra être compatible avec des techniques de RFPG et les cellules de base seront conçues en utilisant des techniques de gm/Id. Les travaux de thèse débuteront par une étude comparative entre les architectures dites LMV et les architectures à base de mélangeurs N-Path. La première utilise le principe de la réutilisation du courant alors que la seconde s'appuie sur des mélangeurs passifs. L'objet de cette étude est de dégager quelle architecture possède le plus grand potentiel en terme de réduction de la consommation à performances données. Dans un second temps, les blocs constitutifs de l'architecture choisie seront conçus en FDSOI-28n. Ici nous utiliserons des techniques de conception en gm/Id. Ces nouvelles techniques permettent de travailler en région d'inversion faible ou modérée qui sont très pertinentes pour les technologies modernes. A ce jour, il existe peu de méthode et cette approche constitue un champ d'investigation nouveau. Pour être efficace, ces techniques supposent l'utilisation d'un modèle compact type EKV ou ACM. L'étudiant devra alors se familiariser avec le modèle ACM développé par l'Université Fédérale de Santa Catarina et en particulier l'adapter à la technologie FDSOI. Dans ce domaine, l'étudiant pourra bénéficier de la collaboration que nous avons mis en place avec le professeur Carlos Galup qui est l'inventeur du modèle ACM. La maitrise du modèle ACM permettra développer des méthodes de conception basées sur une approche analytique ce qui est actuellement très difficile quand on travaille dans les régions d'inversion faible ou modérée. La troisième partie du travail reposera sur la réalisation des circuits les plus critiques qui constituent le système. Ces circuits devront en particulier intégrer des systèmes de commutation rapide de l'alimentation pour mettre en œuvre des techniques de RFPG. Ici, l'étudiant s'appuiera sur l'expertise déjà développée au laboratoire en collaboration avec le CEA-Leti dans le domaine du RFPG

  • Titre traduit

    Mixer first reciever design with low power consumption


  • Résumé

    IMEP-LAHC works on an innovative power saving technics called RFPG. The principle of RFPG consists on power gating RF blocs such as LNA or Mixer during the symbol time. This approach is based on the observation that, in a case of good propagation channel, it is not necessary to collect all the energy of the symbol. With this technic, it is possible to adapt the performance of the receiver to the quality of the channel and thus to adapt the power consumption. Parts of the receiver have already been designed (LNA and LDO). The work will focus on the design of the mixer and especially how to implement RFPG. Firstly, an inventory of already proposed mixers for RF applications at 2.45GHz circuits will be done (state of the art). The architecture with active cells will be studied with interest, focusing on their performances in term of consumption and power management capabilities. Secondly, the 28nm FDSOI technology will be studied based on the Design Kit of STMicroelectronics under CADENCE environment. Finally, based on the first two studies, new architectures will be investigated and some circuits will be designed. We will especially focus on the ability of achieving RFPG while maintaining the performances of the mixer. The electric and layout design will be addressed in this part of the internship. During this internship, the student will develop skills in RFIC design. He will learn how to use Cadence environment and discover the 28nm FDSOI technology.