Diagnostic des systèmes sur puce pour les applications automobiles

par Safa Mhamdi

Projet de thèse en SYAM - Systèmes Automatiques et Micro-Électroniques

Sous la direction de Arnaud Virazel et de Patrick Girard.

Thèses en préparation à Montpellier , dans le cadre de I2S - Information, Structures, Systèmes , en partenariat avec Laboratoire d'informatique, de robotique et de micro-électronique (Montpellier ; 199.-....) (laboratoire) et de Département Microélectronique (equipe de recherche) depuis le 01-12-2017 .


  • Résumé

    L'Internet des Objets jouera un rôle majeur dans les applications automobiles du futur, comme les communications inter-véhicules qui réduisent les risques de collision, les systèmes de navigation avancés qui ajustent le fonctionnement du moteur en fonction des caractéristiques du terrain, la maintenance prédictive, les véhicules partiellement ou totalement autonomes, etc. L'IoT fait appel à des systèmes électroniques capables de capter, traiter et échanger des informations. Garantir la robustesse, la fiabilité et la maintenance de ces systèmes est un challenge majeur. Le projet EDITSoC traite ce problème du point de vue du diagnostic électrique (ED). Un diagnostic efficace est essentiel pour faire la lumière sur les mécanismes de panne qui se produisent dans les systèmes électroniques, de manière à appliquer des actions correctives visant à empêcher la réapparition de ces pannes et par conséquent améliorer la sûreté et la fiabilité des systèmes. Le but du projet est de développer des concepts, méthodologies et outils permettant un diagnostic complet au niveau système. Plus particulièrement, étant donné un système-sur-puce (SoC) défaillant, l'objectif du projet est de développer un flot de diagnostic unifié qui, dans un premier temps, cible le bloc IP (ou une interconnexion entre blocs IP) qui est défectueux (diagnostic au niveau système) et, dans un deuxième temps, si la panne est attribuée à un bloc IP, fournir la liste des défauts potentiels à l'intérieur de ce bloc avec, pour chaque défaut, sa probabilité d'occurrence (diagnostic au niveau bloc IP). Deux métriques seront utilisées pour quantifier le taux de succès du projet, à savoir (a) le temps de cycle de diagnostic (DCT), qui correspond au temps nécessaire pour réaliser le diagnostic complet du système, en partant du retour client jusqu'à l'identification complète de l'origine de(s) la pannes(s), et (b) la résolution (RM), qui correspond à la surface totale occupée par les défauts potentiels que le flot de diagnostic a fourni. La métrique DCT permet de quantifier le gain en rapidité pour obtenir les résultats du diagnostic, tandis que la métrique RM permet de quantifier l'amélioration en termes de distinguabilité et de nombre de défauts potentiels identifiés durant le diagnostic. Bien que les méthodes et outils envisagées peuvent être utilisés pour le diagnostic de SoCs qui ont été déclarés fautifs à l'issue du test réalisé en fin de production (test de fabrication), le projet cible principalement le diagnostic de SoCs qui sont tombés en panne durant leur fonctionnement, et pour lesquels une analyse de panne (FA) rapide est requise et demandée par l'utilisateur final dans le cadre des retours client.

  • Titre traduit

    Systems-on-Chip Diagnosis for Automotive Applications


  • Résumé

    Todays' automotive Electrical and Electronic (E/E) systems are composed of complex Systems-on-Chip (SoCs) that typically consist of independent and heterogeneous blocks, and each block may comprise memory, digital circuits, Analog and Mixed-Signal (AMS) circuits, etc. To fit the automotive standard requirements, SoCs pass through a set of test phases at the end of the manufacturing process. The goal is to achieve zero defective parts per million(DPPM) so as to ensure the quality level required by the standard. Moreover, test is also mandatory during the mission mode of the SoCs. For this purpose, dedicated on-line testing mechanisms are usually embedded into the SoCs, and are combined with repair mechanisms to ensure the reliability of the device during the mission mode. Such failures that occur during the mission mode are the most critical ones as they may result in catastrophic consequences. Thus, in an attempt to identify the source of these failures and avoid their re-occurrence in next generation products, the defective component is always send back to the manufacturer (referred to as “customer returns”) who is in charge of analyzing the device to determine the root cause of failure. In this scenario, failures are not easy to reproduce in the laboratory as the real mission conditions and executed workload are unknown and cannot be exhaustively modeled. Therefore, efficient diagnosis schemes to locate and assess failures at different system levels are of vital importance. Diagnosis offers insight about the failing part of the system that needs to be repaired, about the environmental conditions that can jeopardize the system's health, and about corrective actions that should be applied to prevent failure re-occurrence and, thereby, expand the safety features. The main goal of this Ph.D. thesis is to design and implement a methodology able to identify the source of the failure at SoC-level (e.g. system-level diagnosis), that is, pinpoint the failing sub-systems, IP blocks, and/or interconnections. The inputs required by the system-level diagnosus are the knowledge of the SoC under Diagnosis (SuD) and the test infrastructure already present on-chip to support post-manufacturing testing. Examples of infrastructure to be reused for the purpose of diagnosis are Built-In Self-Test (BIST) and Design-for-Test (DfT) facilities, pattern compression and decompression schemes, on-chip sensors, signal buses, etc. The reusability requires some standardization, which is already observed, for instance, in the shift towards IJTAG or IEEE 1500. When necessary, additional test instruments will be embedded to enhance diagnostic information paying attention that such instruments must be non-intrusive, transparent, and incur a low overhead. For example, the ISO 26262 specifies appropriate measures that must be established to support field monitoring and to collect data. The system design should include the specification of diagnostic features to allow fault identification. The knowledge of all the possible data collected during the mission mode will be exploited to reproduce the environmental conditions experienced by the SoC during failure occurrence.