Méthodologie de prototypage rapide pour générer des applications de traitement d'images parallèles et architectures parallèles dédié caméra intelligente
Auteur / Autrice : | Hanen Chenini |
Direction : | Jean-Pierre Derutin |
Type : | Thèse de doctorat |
Discipline(s) : | Vision pour la Robotique |
Date : | Soutenance le 27/05/2014 |
Etablissement(s) : | Clermont-Ferrand 2 |
Ecole(s) doctorale(s) : | École doctorale des sciences pour l'ingénieur (Clermont-Ferrand) |
Partenaire(s) de recherche : | Laboratoire : LAboratoire des Sciences et Matériaux pour l’Electronique, et d’Automatique |
Jury : | Président / Présidente : Najoua Essoukri Ben Amara |
Examinateurs / Examinatrices : Jean-Pierre Derutin, François Berry | |
Rapporteurs / Rapporteuses : Richard Kleihorst, Jean-Philippe Diguet |
Mots clés
Mots clés contrôlés
Résumé
Dû à la complexité des algorithmes de traitement d’images récents et dans le but d'accélérer la procédure de la conception des MPSoCs, méthodologies de prototypage rapide sont nécessaires pour fournir différents choix pour le programmeur de générer des programmes parallèles efficaces. Ce manuscrit présente les travaux menés pour proposer une méthodologie de prototypage rapide permettant la conception des architectures MPSOC ainsi que la génération automatique de système matériel / logiciel dédié un circuit reprogrammable (FPGA). Pour faciliter la programmation parallèle, l'approche MPSoC proposée est basée sur l’utilisation de Framework « CubeGen » qui permet la génération des différentes solutions envisageables pour réaliser des prototypes dans le domaine du traitement d’image. Ce document décrit une méthode basée sur le concept des squelettes générés en fonction des caractéristiques d'application afin d'exploiter tous les types de parallélisme des algorithmes réels. Un ensemble d’expérimentations utilisant des algorithmes courants permet d’évaluer les performances du flot de conception proposé équivalente à une architecture basé des processeurs hardcore et les solutions traditionnels basé sur cibles ASIC.