Test indirect des circuits analogique et RF : contribution pour une meilleure précision et robustesse

Indirect Analog / RF IC testing : Accuracy & Robustness improvements

• Auteur / Autrice : Haithem Ayari
• Direction : Serge Bernard, Florence Azais
• Type : Thèse de doctorat
• Discipline(s) : Systèmes automatiques et microélectroniques
• Date : Soutenance le 12/12/2013
• Etablissement(s) : Montpellier 2
• Ecole(s) doctorale(s) : Information, Structures, Systèmes (Montpellier ; École Doctorale ; 2009-2014)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'informatique, de robotique et de micro-électronique (Montpellier ; 1992-....)
• Jury : Examinateurs / Examinatrices : Serge Bernard, Florence Azais, Salvador Mir, Ian O'Connor, Michel Renovell, Christophe Kelma
• Jury : Rapporteurs / Rapporteuses : Salvador Mir, Ian O'Connor

Mots clés

Mots clés contrôlés

Circuits radio

Composants électroniques

Circuits électroniques

Mots clés libres

Circuit RF

Test

Test indirect

Dc-rf

Rf ic

Test

Indirect Test

Dc-rf

Résumé

Contrairement aux circuits numériques qui peuvent comporter plusieurs centaines de million de transistors, les circuits analogiques et radio fréquence sont généralement constitués d’un nombre réduit d’éléments ne dépassant que rarement la centaine de transistors. Malgré tout, le test de ces circuits est un problème particulièrement critique. Conventionnellement, ce test se base sur la mesure des performances du circuit et la comparaison des résultats obtenus aux spécifications décrites dans le cahier des charges. Cette approche est considérée, de longue date, l’approche la plus efficace mais aujourd’hui elle souffre de sérieux inconvénients. Tout d'abord, elle nécessite la génération et la capture des signaux de test à la fréquence de fonctionnement du circuit sous test. Comme les fréquences de fonctionnement des circuits analogique et radio fréquence sont en augmentation, il devient difficile de gérer la génération et la capture des signaux au niveau de l’équipement de test. En conséquence, il devient nécessaire d’utiliser des équipements de test spécialisés et extrêmement coûteux. En outre, comme cette approche conventionnelle cible le test de plusieurs paramètres du circuit, il est nécessaire d’effectuer plusieurs captures de données sous multiples configurations de test. En conséquence, en ajoutant le temps de configuration de chaque mesure au temps de l’application des signaux, le temps de test total devient très long et les cartes de test complexes. Un autre défi se présente vis-à-vis le test des circuits radio fréquence au niveau plaquettes (wafer). En effet, la mise en œuvre de tests basés sur les spécifications au niveau de la plaquette est extrêmement difficile en raison des parasites élevés sur les sondes de l'interface de test. En outre, le test multisite n'est généralement pas une option envisageable en raison des ressources RF limité sur les testeurs, ce qui réduit la cadence de test. En conséquent, la pratique actuelle est souvent se limite à la vérification des circuits après la mise en boîtier. Le problème d’une telle approche c’est qu’elle ne permet pas d’identifier les pièces défectueuses à un niveau tôt du processus de fabrication et génère une diminution du rendement global et augmente le coût de fabrication. Afin de réduire les coûts de production, il est donc nécessaire de développer des solutions de test applicables au niveau de la plaquette, de sorte que les circuits défectueux peuvent être retirés très tôt dans le flux de production. Ceci est particulièrement important dans le cadre des circuits intégrés de type systèmes en boîtier (SiP). Dans ce contexte, une solution prometteuse consiste à développer des méthodes tests indirectes. Fondamentalement, elles consistent à utiliser des signatures et des stimuli non conventionnels pour prédire les performances du circuit sous test. L'idée sous−jacente est d'apprendre au cours d'une phase initiale de la dépendance inconnu entre des mesures simples et les paramètres RF. Cette dépendance peut alors être modélisée par des fonctions de prédiction. Au cours de la phase de test, seules les mesures simples, dite indirects, sont effectuées et les performances du circuit sont estimées en utilisant le modèle de prédiction construit dans la phase d'apprentissage. Malgré que cette approche semble prometteuse les industriels n'ont pas complètement confiance en ce genre d’approche. Ceci est du fait que les valeurs des performances du circuit sont prédites et peuvent parfois avoir des erreurs. Ce travail vise à améliorer la confiance en ce genre de test en améliorant la précision et la robustesse des valeurs prédites.

The conventional approach for testing RF circuits is specification-based testing, which involves verifying sequentially all specification requirements that are promised in the data sheet. This approach is a long-time effective testapproach but nowadays suffers from significant drawbacks.First, it requires generation and capture of test signals at the DUT operating frequency. As the operational frequencies of DUT are increasing, it becomes difficult to manage signal generation and capture using ATE. As a consequence, there is a need of expensive and specialized equipment. In addition,as conventional tests target several parameters, there is a need of several data captures and multiple test configurations. As a consequence, by adding settling time between each test and test application time, the whole test time becomes very long, and the test board very complex.Another challenge regarding RF circuit testing is wafer-level testing. Indeed, the implementation of specification-based tests at wafer level is extremely difficult due to probing issues and high parasitic effects on the test interface.Moreover, multi-site testing is usually not an option due to the small count of available RF test resources, which decreases test throughput. Hence, the current practice is often to verify the device specifications only after packaging.The problem with this solution is that defective dies are identified late in the manufacturing flow, which leads to packaging loss and decreases the global yield of the process.In order to reduce production costs, there is therefore a need to develop test solutions applicable at wafer level, so that faulty circuits can be removed very early in the production flow. This is particularly important for dies designed to be integrated in Systems-In-Package (SIP).In this context, a promising solution is to develop indirect test methods. Basically, it consists in using DUT signatures to non-conventional stimuli to predict the result of conventional tests. The underlying idea is to learn during an initial phase the unknown dependency between simple measurements and conventional tests. This dependency can then be modeled through regression functions. During the testing phase, only the indirect measurements are performed and specifications are predicted using the regression model built in the learning phase.Our work has been focused on two main directions. First, we have explored the implementation of the alternate test method based on DC measurements for RF circuits and we have proposed a methodology to select the most appropriateset of DC parameters. Results from two test vehicles (a LNA using electrical simulations and a PA using real production data) indicate that the proposed methodology allows precise estimation of the DUT performances while minimizing the number of DC measurements to be carried out.Second, we have proposed a novel implementation of the alternate test strategy in order to improve confidence in alternate test predictions and to overcome the effect of limited training set sizes. The idea is to exploit model redundancy in order to identify, during the production testing phase, devices with suspect predictions; these devices are then are removed from the alternate test tierand directed to a second tier where further testing may apply.