Outils de placement et de routage pour des architectures FPGA sécurisées contre les attaques DPA

Placement and routing tools to secure FPGA architectures against DPA attacks

• Auteur / Autrice : Emna Amouri
• Direction : Habib Mehrez
• Type : Thèse de doctorat
• Discipline(s) : Informatique et micro-électronique
• Date : Soutenance en 2011
• Etablissement(s) : Paris 6

Mots clés

Mots clés contrôlés

Réseaux logiques programmables par l'utilisateur

Résumé

La logique différentielle WDDL permet de protéger les circuits cryptographiques contre les attaques par analyse différentielle de la consommation de courant. Néanmoins, pour qu'elle soit efficace, il faut que le routage des signaux différentiels du circuit soit équilibré. Cette thèse s'intéresse au problème d'équilibre des signaux duaux d'un circuit implémenté en logique WDDL sur des architectures FPGA. D'abord, nous nous intéressons à une architecture FPGA hiérarchique arborescente, appelée MFPGA. Nous proposons des méthodes de partitionnement et de placement des cellules logiques, et nous élaborons un algorithme de routage Timing-Balance-Driven, dans le but d'équilibrer le routage des signaux duaux en termes de temps de propagation. Ensuite, nous adaptons les précédentes techniques à l'architecture matricielle. Par ailleurs, nous proposons une approche de routage différentiel pour une architecture matricielle à base de clusters. Dans un troisième temps, nous proposons un nouvel algorithme de routage Timing-Balance-Driven indépendant de l'architecture, et nous montrons son efficacité dans les architectures MFPGA et matricielle. Nous remarquons que le déséquilibre restant dans l'architecture MFPGA est dû au déséquilibre entre les longueurs des segments de routage.