Design of a radiofrequency front end module for smart dust sensor network

• Auteur / Autrice : Javad Yavand Hasani
• Direction : Fabien Ndagijimana, Mahmoud Kamarei
• Type : Thèse de doctorat
• Discipline(s) : Optique et radiofréquence
• Date : Soutenance en 2008
• Etablissement(s) : Université Joseph Fourier (Grenoble ; 1971-2015)

Mots clés

Mots clés contrôlés

Radiofréquences

Optique

Résumé

Ce travail est consacré à la conception de module radiofréquence pour des réseaux objets communicants sans fils. Des différents éléments d'un émetteur/récepteur faible consommation en ondes millimétriques ont été étudiés, en utilisant la technologie CMOS90nm de STMicroelectronics. Des modèles de transistor MOS et pour les éléments passifs associés ont été spécialement validé élaborés et validés pour une fréquence de 30GHz. En particulier, l'effet du substrat sur les pertes et sur le facteur de bruit a été analysé. Afin de palier aux problèmes des inductances classiques dans la technologie Silicium Bulk, une nouvelle architecture d'inductance a été proposée et un modèle RLCG et des équations analytiques permettant de prédire les performances ont été développées et vérifiés en utilisant les simulateurs électromagnétiques dans l'environnement ADS et HFSS. Un amplificateur Faible bruit (LNA) utilisant une conception sous contraintes de faible consommation et faible bruit a été réalisé fonctionnant à 30GHz avec la technologie 90nmCMOS_GP. Des mesures on montré un gain de 10dB et 4 ?7db de facteur de bruit avec seulement 3mW de consommation. La puce réalisée occupe 0. Lmm2 ce qui est un record de miniaturisation parmi les amplificateurs faible bruit en bande K reportés dans la littérature. Nous avons développé une architecture d'émetteur/récepteur faible consommation avec de très bonnes performances. Le récepteur a été simulé sous Matlab avec une sensibilité de -87dBm et une bande de 890kHz avec une consommation de 6. 65mW. Un émetteur simple a été simulé utilisant un oscillateur et une antenne pour une puissance de 6m W avec une efficacité de 25% ce qui est une très bonne performance par rapport à la littérature.

This work is an attempt toward low-power mm-wave transceiver design for low cost, short range, low data rate and dense Wireless Sensor Network (WSN) application, using standard CMOS90nm technology. Due to leak of RF models in the library of the foundry design kit, we developed individual models for MOS transistor and passive elements. Proper layout proposed for MOS transistors and layout-dependent parasitic effects, as weIl as the substrate effects were studied, analyzed and modelled accurately. To overcome the problems with inductors in bulk CMOS technology, we proposed a novel line-type inductor structure. To ob tain the best performance of the inductors, an accurate RLGC model was developed and analytic equations were used for calculation of the model parameters. Lumped element model was evaluated using electromagnetic simulator of ADS and HFSS software. We designed a single stage cascade LNA using Power Constrained Simultaneous Noise and Input Matching (PCSNIM) technique. The LNA was fabricated in the STMicroelectronics 90nm CMS_GP process in 2006. Measurement results showed lOdB power gain and 4. 7dB noise figure with only 3mW power consumption. The chip area of our LNA is 0. Lmm2, a record among the reported Ka band LNA's. We developed simple low power transceiver architecture, with good performance. The receiver was simulated in MATLAB and -87dBm sensitivity, 890KHz bandwidth, with 6. 65mW power consumption are obtained. The transmitter was designed as simple as possible, using power oscillator idea, delivering 6m W RF power to the antenna. The transmitter has 25% power efficiency, very good result in comparison with the reported works.