Thèse soutenue

Contribution à la sécurité des systèmes d'exploitation et des microprocesseurs

FR  |  
EN
Auteur / Autrice : Loïc Duflot
Direction : Daniel Etiemble
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance en 2007
Etablissement(s) : Paris 11
Partenaire(s) de recherche : autre partenaire : Université de Paris-Sud. Faculté des sciences d'Orsay (Essonne)

Mots clés

FR

Mots clés contrôlés

Résumé

FR  |  
EN

Pour établir leurs modèles de fonctionnement et de sécurité, les systèmes d’exploitation modernes s’appuient sur les spécifications des composants matériels qu’ils utilisent. La capacité d’un système d’exploitation à faire respecter sa politique de sécurité repose donc, entre autres, sur la fiabilité et la correction des spécifications des composants matériels sous-jacents. Dans ce document, nous montrons, exemples concrets à l’appui, comment des faiblesses architecturales des composants matériels des ordinateurs de type PC mettant en œuvre des processeurs x86 et x86-64 peuvent mettre en danger la sécurité des systèmes d’exploitation qui les utilisent. Nous montrons en particulier que ces faiblesses se traduisent par la possibilité, pour un attaquant capable d’exécuter du code sur une machine cible, d’obtenir la réalisation d’une action contraire à la politique de sécurité en vigueur, comme le contournement d’un mécanisme de sécurité impératif, en n’effectuant que des actions atomiques légitimes du point de vue de la politique de sécurité d’un système d’exploitation et en ne mettant en œuvre que des fonctionnalités documentées de ce dernier. Par exemple, nous montrons qu’il est possible pour un attaquant d’utiliser des faiblesses dans les mécanismes de transition entre les modes de fonctionnement d’un processeur x86 pour obtenir l’exécution de code avec des privilèges équivalents à ceux du système d’exploitation à l’insu complet de ce dernier. Nous montrons en outre comment la présence de certaines fonctionnalités dans les chipsets des cartes mères peut remettre en question l’efficacité des mécanismes de cloisonnement mémoire des processeurs.