Techniques and tools for the verification of systems-on-a-chip at the transaction level

• Auteur / Autrice : Matthieu Moy
• Direction : Florence Maraninchi
• Type : Thèse de doctorat
• Discipline(s) : Informatique. Systèmes et communications
• Date : Soutenance en 2005
• Etablissement(s) : Grenoble INPG

Résumé

Les travaux présentés dans ce document portent sur la vérification de modèles de systèmes sur puce, au niveau transactionnel (TLM). Nous présentons le niveau transactionnel et ses variantes, et rappelons en quoi ce nouveau niveau d'abstraction est aujourd'hui nécessaire en plus du niveau de transfert de registre (RTL) pour répondre aux contraintes de productivités et de qualités de plus en plus fortes, et comment il s'intègre dans le flot de conception. Nous présentons un nouvel outil, LusSy, permettant la vérification formelle de modèles transactionnels écrits en SystemC. Sa structure interne s'apparente à celle d'un compilateur : Une partie frontale, Pinapa, qui lit le programme source, une extraction de la sémantique, SISE, dans notre formalisme intermédiaire HPIOM, une série d'optimisations dans le composant SIRTH, et des générateurs de code pour les outils de preuves pour Lustre et SMV.

The work presented in this document deals with the formai verification models of Systems-on-a-Chip at the transaction level (TLM). We present the transaction level and its variants, and remind how this new level of abstraction is today necessary in addition to the register transfer level (RTL) to accommodate the growing constraints of productivity and quality, and how it integrates in the design flow. We present a new tool, called LusSy, that allows property-checking on transactional models written in SystemC. Its structure is similar to the one of a compiler : A front-end, Pinapa, that reads the source program, a semantic extractor, SISE, into our intermediate formalism HPIOM, a number of optimizations in the component SIRTH, and code generators for provers like Lustre and SMV.