Étude de l'architecture émetteur/base de transistors bipolaires simple polysilicium pour filières BICMOS 0. 5-0. 35 µm

A study of emitter-base architectures of single polysilicon bipolar transistors for 0. 5-0. 35 microns bicmos processes

• Auteur / Autrice : Thierry Gravier
• Direction : Alain Chantre
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 1996
• Etablissement(s) : Université Joseph Fourier (Grenoble ; 1971-2015)

Mots clés

Mots clés libres

Sciences appliquees

Electronique

Fabrication microelectronique

Transistor bipolaire

Silicium

Technologie bicmos

Technologie autoalignee

Emetteur transistor

Polycristal

Epitaxie

Epitaxie selective

Implantation a grand angle

Microelectronic fabrication

Bipolar transistor

Silicon

Nc

Bicmos technology

Self aligned technology

Transistor emitter

Polycrystal

Epitaxy

Résumé

Ce travail concerne les architectures de transistors bipolaires npn a un niveau de polysilicium (emetteur), compatibles avec les technologies cmos. Nous proposons des concepts novateurs dans le but de repousser l'utilisation de ce type d'architecture pour des technologies bicmos 0,35 microns. Dans un premier temps, nous nous sommes interesses a la formation de la base du transistor et avons etudie deux approches nouvelles dans ce domaine. Tout d'abord, des bases minces ont ete obtenues par diffusion du dopant de base (bore) depuis le polysicilium formant l'emetteur. Ce dopant est au prealable implante dans le polysilicium sous forme de b ou de bf2. Nous montrons que le fluor a un effet important sur les caracteristiques electriques des dispositifs. Ensuite, les potentialites d'une technique consistant a implanter la base a grand angle d'incidence dans le but de renforcer la tenue au percage des transistors dont la jonction emetteur/base est muree par l'oxyde de champ (locos) sont demontrees. Dans un deuxieme temps, nous nous sommes interesses de maniere plus specifique aux architectures auto et quasi auto-alignees. Des transistors auto-alignes fonctionnels ont ete obtenus pour la premiere fois en technologie 0,35 microns. Une etape d'epitaxie selective de silicium non dope a permis d'ameliorer la formation du siliciure sur l'emetteur. Le probleme de la chute de gain pour les faibles dimensions rencontre pour ce type d'architecture a egalement ete resolu. Concernant l'architecture quasi auto-alignee, nous proposons deux techniques originales visant a ameliorer d'une part la resistance d'acces a la base et d'autre part la duree de vie du transistor.