ASIP  Adressage calculé  Aide à la navigation  Aides à la navigation  Algorithme SC  Algorithme SCAN  Algorithmes parallèles  Annulation successive  Annulation sucessive à liste  Architecture -- Informatique  Architecture  Architecture des ordinateurs  Architecture matérielle  Architecture multiprocesseurs  Architecture système  Architectures multi-modes  Arithmétique  Arithmétique en virgule fixe  Asic  Asip  Assertion  Attaque par observation  Basse consommation  Bruit aléatoire, Théorie du  Canaux auxiliaire  Canaux caché  Circuits intégrés -- Simulation par ordinateur  Circuits intégrés  Circuits intégrés numériques  Circuits intégrés à faible consommation  Circuits intégrés à la demande  Circuits logiques  Circuits électroniques  CoFluent Studio  Codage  Code correcteur d’erreurs  Code source  Codes Polaires  Codes correcteurs d'erreurs  Codes polaires  Codes polaires  Composants virtuels  Compression vidéo  Contre mesure  Coprocesseurs  Corps finis  Courbe elliptique  Courbes elliptiques  Cryptographie  Debug  Données -- Compression  Durcissement sélectif  Débogage  Décodage vidéo  Décodeur logiciel  Entrelacement de données  Erreur  FPGA  Fiabilité  Flot de données  Fpga  Gaut  Gestion mémoire  HEVC  HLS  Hardware  Implémentation ASIC  Implémentation FPGA  Implémentation matérielle.  Informatique embarquée  Ips  Langage à haut niveau d'abstraction  Langages de description de matériel informatique  Microprocesseurs multi-coeurs  Moniteur  Multimédia  Multimédias  Multiprocesseurs  Opérateur spécialisé  Ordinateurs -- Conception et construction  Parallélisme  Placement mémoire  Processeurs à jeu d'instructions spécifique  Programmation parallèle  Protection  RNS  Radio logicielle  Rapport  Recodage arithmétique  Reconfiguration  Reconfiguration dynamique  Réalité augmentée  Réseaux logiques programmables par l'utilisateur  Réseaux systoliques  SC  SCAN  Synthèse  Synthèse de haut niveau  Synthèse de haut niveau  Système embarqué  Systèmes embarqués  Systèmes sur puce  Sélection de sous-graphes  Thèses et écrits académiques  Tolérance aux fautes  Tolérance aux fautes  Traitement d'images -- Techniques numériques  Traitement du signal  Transmission numérique  Turbo-codes  Télécommunication  Télécommunications  Vérification  Électronique numérique  Éléments finis, Méthode des  Énumération de sous-graphes  Évaluation de la taille des données  

Emmanuel Casseau a rédigé la thèse suivante :


Emmanuel Casseau dirige actuellement la thèse suivante :


Emmanuel Casseau a dirigé les 10 thèses suivantes :

Doctorat de l'université de Rennes1 mention informatique
Soutenue le 25-10-2013
Thèse soutenue
Traitement du signal et télécommunications
Soutenue en 2012
Thèse soutenue

Traitement du signal et télécommunications
Soutenue en 2012
Thèse soutenue

Traitement du signal et télécommunications
Soutenue en 2010
Thèse soutenue

Électronique, informatique industrielle, ingénierie des systèmes informatiques
Soutenue en 2007
Thèse soutenue


Emmanuel Casseau a été président de jury des 2 thèses suivantes :


Emmanuel Casseau a été rapporteur des 4 thèses suivantes :


Emmanuel Casseau a été membre de jury des 3 thèses suivantes :

Sciences et sciences de l’ingénieur
Soutenue le 24-09-2014
Thèse soutenue