Stress électrique post irradiation des transistors MOS de puissance pour les systèmes embarqués spatiaux

Post-irradiation Gate Stress

• Auteur / Autrice : Aymeric Privat
• Direction : Frédéric Saigné, Antoine Touboul
• Type : Thèse de doctorat
• Discipline(s) : Electronique
• Date : Soutenance le 12/12/2014
• Etablissement(s) : Montpellier 2
• Ecole(s) doctorale(s) : Information, Structures, Systèmes (Montpellier ; École Doctorale ; 2009-2014)
• Partenaire(s) de recherche : Laboratoire : Institut d'électronique et des systèmes (Montpellier)
• Jury : Examinateurs / Examinatrices : Frédéric Saigné, Antoine Touboul, Véronique Ferlet-Cavrois, Patrick Austin, Frédéric Wrobel, Sébastien Bourdarie
• Jury : Rapporteurs / Rapporteuses : Véronique Ferlet-Cavrois, Patrick Austin

Mots clés

Mots clés contrôlés

Ions lourds

Effets des rayonnements

Transistors MOSFET

MOS (électronique)

Mots clés libres

Segr

Irradiation

MOSFET de puissance

Défauts latents

Ions lourds

Segr

Irradiation

Power MOSFET

Heavy-Ion

Résumé

L'oxyde de grille des composants peut subir un claquage suite au passage d'un ion lourd unique au travers d'un événement appelé « Single Event Gate Rupture » (SEGR). Dans certains cas, aucune dégradation apparente n'est observée après irradiation bien qu'une interaction ait eue lieu au sein de la couche d'oxyde. Nous parlons alors de la création de défauts latents au sein de la couche isolante. L'objet de cette thèse consiste à évaluer l'impact de ce type de défaut sur la dé-fiabilisation des systèmes de conversion d'énergie embarqués à bord des satellites. En Europe, les principaux maîtres d'œuvre dans la fabrication des satellites se trouvent aujourd'hui face au problème que pose la prise en compte de ces défauts latents. En effet, pour garantir la fiabilité du système de conversion d'énergie, les transistors MOS de puissance doivent suivre une procédure de qualification radiation basée sur la méthode de test militaire américaine MIL-STD-750E/1080. Cette méthode est identique en tout point au standard européen mais recommande en plus, d'effectuer un stress électrique post radiation (Post Gate Stress Test, PGST) afin de révéler la présence d'éventuels défauts latents créés pendant l'irradiation. L'objet de ce travail est d'amener des résultats scientifiques permettant de statuer sur la pertinence du PGST.

At present, space actors are highly concerned with heavy ion-induced power MOSFETs hard failures and in particular by oxide rupture after heavy ion irradiations. In order to guarantee the reliability of space systems, contractors have to follow qualification procedures. The US military standard for heavy ion testing, MIL-STD-750E method 1080, recommends performing a post irradiation test (Post Gate Stress Test PGST) in order to reveal latent defects sites that might have been created during irradiation. Unfortunately, this type of test can only be considered as a pass or fail test. With a too much restrictive approach, rare are the devices to be qualified. Even if the US test method is accurate on most of the points, the main issue is related to the Post-irradiation Gate Stress. What is lacking is that this part of the US Test Standard has neither been dedicated to real space missions nor adapted to space environment. The PGST has even no physical basis justifying performing it for space applications. Working from fundamental to applicative, we aim at drawing test standards dedicated to the engineer in charge of space applications. The qualification of power MOSFETs for space applications is one of the major challenges for European space actors. The goal of this thesis is first to focus on latent defects formation criteria and then, to show under which conditions the post irradiation gate stress test might be relevant or not.