Modélisation, Ordonnancement, Pipelinage et Configuration de Graphes Synchrones de Flux de Données sous Contrainte de Cadence

Modeling, Scheduling, Pipelining and Configuration of Synchronous Dataflow Graphs with Throughput Constraints

• Auteur / Autrice : Alexandre Honorat
• Direction : Jean-François Nezan
• Type : Thèse de doctorat
• Discipline(s) : Signal, Image, Vision
• Date : Soutenance le 27/11/2020
• Etablissement(s) : Rennes, INSA
• Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication (Rennes)
• Partenaire(s) de recherche : Laboratoire : Institut d'Électronique et de Télécommunications (Rennes)
• Jury : Président / Présidente : Alain Girault
• Jury : Examinateurs / Examinatrices : Jean-François Nezan, Alain Girault, Claire Pagetti, Frédéric Suter, Johan Lilius, Karol Desnos
• Jury : Rapporteurs / Rapporteuses : Claire Pagetti, Frédéric Suter

Mots clés

Mots clés contrôlés

Ordonnancement (informatique)

Modélisation des données (informatique)

Architecture dataflow

Mots clés libres

SDF

Modélisation

Ordonnancement

Pipelinage

DSE

SDF

Modeling

Scheduling

Pipelining

DSE

Résumé

Les Systèmes Multi-Processeurs Intégrés sur Puce (MPSoC) sont maintenant embarqués dans de plus en plus d’appareils, par exemple sur des caméras intelligentes qui peuvent exécuter des applications de traitement d’image en temps réel. La conception d’applications exploitant entièrement les capacités d’un MPSoC est difficile ; elle demande de prendre en compte plusieurs contraintes telles qu’une consommation maximale d’énergie pour préserver la batterie et une fréquence d’images minimale pour assurer une bonne qualité vidéo. Grâce à de rapides heuristiques d’analyse et de synthèse, cette thèse adopte une approche globale, de la modélisation à la configuration, au problème de conception. Pour ce faire, l’application à concevoir est d’abord modélisée indépendamment de n’importe quel MPSoC. L’application est ensuite automatiquement configurée pour un MPSoC grâce à un logiciel d’analyse et de synthèse. Les modèles utilisés dans cette thèse découlent du Modèle de Calcul (MoC) Synchrone de Flux de Données (SDF), et le logiciel d’analyse et de synthèse est PREESM. Dans cette thèse, trois aspects de la conception ont été abordés : la modélisation de boucles itératives, l’ordonnancement sous contraintes temps réel, et le pipelinage de tâches. Une quatrième contribution allie ces trois aspects, il s’agit d’un algorithme d’Exploration de l’Espace de Conception (DSE) prenant en considération des contraintes de cadence, de latence et d’énergie. Cette DSE permet de configurer automatiquement les paramètres d’une application de telle sorte que toutes les contraintes soient respectées. Toutes les contributions ont été implantées dans le logiciel PREESM.

Multi-Processors System-on-Chip (MPSoC) are now embedded in more and more devices, for example, in smart cameras which can run image processing applications in real-time. Designing applications that fully exploit the capacity of an MPSoC is a complex task that requires addressing multiple constraints such as maximum energy consumption to preserve the battery and minimal frame rate to ensure a good video quality. This thesis adopts a global approach to the design problem, from modeling to tuning, thanks to fast analysis and synthesis heuristics. To do so, the designed application is first modeled independently from any MPSoC. The application is later automatically tuned and mapped on a MPSoC thanks to an analysis and synthesis framework. The models used in this thesis derive from the Synchronous DataFlow (SDF) Model of Computation (MoC), while the analysis and synthesis framework is PREESM. In this thesis, three aspects of the design process have been addressed, all at the software level: the modeling of iterative loops, the scheduling of real-time constraints, and the pipelining of tasks. A fourth contribution combines all these aspects: a Design Space Exploration (DSE) algorithm taking into account throughput, latency, and energy constraints. This DSE makes it possible to automatically tune the parameters of an application so that all constraints are met. All the contributions have been implemented and evaluated in the PREESM framework.