Conception d'amplificateurs de puissance hautement linéaires à 60 GHz en technologies CMOS nanométriques - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2014

Design of highly linear 60GHz power amplifiers in nanoscale CMOS technologies

Conception d'amplificateurs de puissance hautement linéaires à 60 GHz en technologies CMOS nanométriques

Résumé

The CMOS 60GHz power amplifier (PA) remains one of the most design-challenging components. Indeed, a high linearity associated with a large back-off range are required due to complex modulated signals.In this context, this work focuses on the design of architectures and linearization techniques which are usable at millimeter-wave frequencies. First, a CMOS PA state of the art is presented to define all bottlenecks. Then, the physical phenomena impacting on passive device performances are described. Elementary PAs are implemented in CMOS 65nm and 28nm Bulk and the most suitable topologies are selected. Finally, two highly linear circuits are designed in 65nm Bulk and 28nm FD-SOI. They achieve the highest ITRS figures of merit reported to this day. In addition, the 28nm FD-SOI PA exhibits the best linearity/consumption tradeoff.
Dans le cadre des applications sans fil à 60GHz, l’amplificateur de puissance reste un des composants les plus compliqués à implémenter en technologie CMOS. Des modulations à enveloppe non constante obligent à concevoir des circuits hautement linéaires, conduisant à une consommation statique importante. La recherche de topologies et de techniques de linéarisation viables aux fréquences millimétriques fait l’objet de cette thèse. Dans un premier temps, un état de l’art des différents amplificateurs de puissance à 60GHz est dressé, afin d’en extraire l’ensemble des verrous technologiques limitant leurs performances. Suite à l’analyse des phénomènes physiques impactant les composants passifs, plusieurs structures d’amplificateurs élémentaires sont conçues dans les technologies 65nm et 28nm Bulk. Les topologies les plus pertinentes sont déduites de cette étude. Enfin, deux amplificateurs intégrant des techniques de combinaison de puissance et de linéarisation sont implémentés dans les technologies 65nm et 28nm FD-SOI. Ces deux circuits présentent les plus hauts facteurs de mérite ITRS publiés à ce jour. Le circuit en 28nm FD-SOI atteint en outre le meilleur compromis linéarité/consommation de l’état de l’art.
Fichier principal
Vignette du fichier
LARIE_AURELIEN_2014.pdf (11.67 Mo) Télécharger le fichier
Origine : Version validée par le jury (STAR)
Loading...

Dates et versions

tel-01142532 , version 1 (15-04-2015)

Identifiants

  • HAL Id : tel-01142532 , version 1

Citer

Aurélien Larie. Conception d'amplificateurs de puissance hautement linéaires à 60 GHz en technologies CMOS nanométriques. Electronique. Université de Bordeaux, 2014. Français. ⟨NNT : 2014BORD0210⟩. ⟨tel-01142532⟩
540 Consultations
2449 Téléchargements

Partager

Gmail Facebook X LinkedIn More