Réseau de PLLs distribuées pour synthèse automatique d'horloge de MPSOCs synchrones

Distributed PLL network for automatic clock synthesis of synchronous MPSOCs

• Auteur / Autrice : Anton Korniienko
• Direction : Gérard Scorletti, Éric Blanco, Eric Colinet
• Type : Thèse de doctorat
• Discipline(s) : Informatique Automatique
• Date : Soutenance le 06/12/2011
• Etablissement(s) : Ecully, Ecole centrale de Lyon
• Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
• Jury : Président / Présidente : Ian O'Connor
• Jury : Examinateurs / Examinatrices : Stéphane Font, Dimitri Galayko
• Jury : Rapporteurs / Rapporteuses : Jamal Daafouz, Yann Le Gorrec

Mots clés

Mots clés contrôlés

Microélectronique

Intelligence artificielle répartie

Boucles d'asservissement de phase

Mots clés libres

Systèmes en réseau

Système multi-agents

Commande décentralisée

Commande H∞

Dissipativité

Optimisation LMI

Conception du réseau de PLLs

Synchronisation

Distribution active du signal d'horloge

Networked systems

Multi-agents systems

Decentralized control

H∞ control

Dissipativity

LMI optimization

PLL network design

Synchronization

Active clock distribution

Résumé

Les arbres classiques de distribution du signal d’horloge au sein des microprocesseurs synchrones présentent un certain nombre de limitations : skew, jitter, limitation de la fréquence, influence de perturbations et de dispersions quelles que soient leurs natures. Ces facteurs, critiques pour les microprocesseurs modernes complexes, sont devenus la raison principale qui a poussé à la recherche d’autres types d’architecture de génération et de distribution du signal d’horloge. Un exemple d’un tel système alternatif est le réseau de PLLs couplées, où les PLLs sont géographiquement distribuées sur la puce, et génèrent des signaux d’horloge locaux qui sont ensuite synchronisés, en temps réel, par un échange d’information entre les PLLs voisines et une rétroaction locale réalisé par leur correcteurs. La nature active du réseau de PLLs de génération et de distribution du signal d’horloge, qui peut permettre de surpasser les limitations mentionnées plus tôt, oblige à sortir du cadre classique des outils et des méthodes de la Microélectronique habituellement appliqués à l’étude et à la conception de ce type de systèmes. En effet, les aspects dynamiques de bouclage et de transformation de signaux au sein de tels systèmes complexes rendent leur conception extrêmement difficile voire parfois impossible. La difficulté principale consiste en un changement des propriétés d’un sous-système local indépendant par rapport aux propriétés du même sous-système faisant partie du réseau. Effectivement, il existe beaucoup de méthodes et d’outils de conception d’une PLL isolée garantissant un comportement et des propriétés locales désirés. Néanmoins, ces propriétés désirées locales, selon la topologie d’interconnexion considérée, ne sont pas forcément conservées quand il s’agit d’un réseau de PLLs interconnectées et de son comportement global. Le but principal de cette thèse est ainsi de développer une méthode de synthèse de la loi de commande décentralisée réalisée au sein de chaque sous-système (tel qu’une PLL) assurant le comportement désiré pour le réseau global. Une méthode de transformation du problème de synthèse globale en un problème équivalent de synthèse d’une loi de commande locale est proposée en se basant sur l’hypothèse des sous-systèmes identiques interconnectés en réseau. Le lien entre les propriétés locales et globales est établi grâce aux approches d’Automatique avancée telles que les approches entrée-sortie et la dissipativité. Ce choix de méthode permet non seulement de réduire considérablement la complexité du problème initial mais aussi de ramener le problème de synthèse à une forme proche des méthodes de conception locale utilisées en Microélectronique, ce qui garantit une continuité logique de leur évolution. Ensuite la méthode proposée est combinée avec la commande H∞ et l’optimisation sous contraintes LMIs conduisant au développement d’algorithmes efficaces de résolution du problème posé. Elles sont à la fois particulièrement bien adaptées à l’application considérée, c’est-à-dire à la synchronisation d’un réseau de PLLs, et sont facilement généralisables aux autres types de problèmes de commande de systèmes de grande dimension. Le premier aspect permet une intégration naturelle et aisée de la méthode dans le flux de conception existant en Microélectronique, très riche et mature à ce jour, alors que le deuxième offre une solution à d’autres problèmes de commande de systèmes interconnectés en réseau, un champ d’application aujourd’hui en plein essor.

The classical clock distribution trees used in the synchronous microprocessor systems in nowadays have several drawbacks such as skew, jitter, frequency limitation, perturbation and disturbance behavioral impact independently of their origin, etc.. These factors, critical for the modern microprocessors, motivate the research of an alternative architecture of the clock generation and distribution system. An example of such alternative architectures is the network of coupled PLLs where the PLLs are geographically distributed on the chip and produce the local clock signals. These local clock signals are then synchronized, in real time, by an exchange of information between the PLLs and by local feedback corrections realized by its controllers. Distributed PLLs network allows overcoming the mentioned limitation encountered for the classical clock distribution system. However, the active nature of this network requires going beyond the scope of usual stand-alone PLL design methods. Indeed, the dynamical aspects of the feedback loops and the transformations of the signal inside this complex system make the design problem extremely difficult to solve. The main issue consists in ensuring certain properties of the global network as well as local properties of each subsystem PLL because those properties may change drastically from independent stand-alone PLL designed with standard tools and methods. Indeed, depending on the network topology, the local properties and global dynamical behavior are not necessarily ensured for the overall network. The main contribution of this PhD thesis is the development of a control law design method for each subsystem (such as PLL) ensuring the desired behavior of the global network. A method for transforming the global design problem to an equivalent local control law design problem is proposed. It is based on the assumption that all subsystems are identical. The relation between the local and global properties is established using advanced Control System Theory tools such as input-output and dissipativity principle. This principle decreases significantly the problem complexity by transforming the design problem into a form that is closed to the design of a stand-alone closed loop system. The proposed method is combined with robust H∞ control and LMI optimization that can be solved efficiently with appropriate algorithms that are well suited for the considered application i.e. the PLLs network synchronization. The proposed approach can be easily generalized to other types of networked system to be controlled.