Modélisation compacte des transistors à nanotube de carbone à contacts Schottky et application aux circuits numériques

par Montassar Najari

Thèse de doctorat en Electronique

Sous la direction de Thomas Zimmer, Cristell Maneux et de Nouri Masmoudi.

Le président du jury était Lotfid Kamoun.

Le jury était composé de Mounir Samet.

Les rapporteurs étaient Kamel Besbes, Daniela Munteanu, Sylvie Galdin-Retailleau.


  • Résumé

    Afin de permettre le développement de modèles manipulables par les concepteurs, il est nécessaire de pouvoir comprendre le fonctionnement des nanotubes, en particulier le transport des électrons et leurs propriétés électroniques. C’est dans ce contexte général que cette thèse s’intègre. Le travail a été mené sur quatre plans : développement de modèles permettant la description des phénomènes physiques importants au niveau des dispositifs, expertise sur le fonctionnement des nano-composants permettant de dégager les ordres de grandeurs pertinents pour les dispositifs, les contraintes, la pertinence de quelques procédés de fabrication (reproductibilité, taux de défauts, collection de caractéristiques mesurées et développement éventuel d'expériences spécifiques, expertise et conception des circuits innovatifs pour l’électronique numérique avec ces nano-composants.


  • Résumé

    This PhD work presents a computationally efficient physics-based compact model for the Schottky barrier (SB) carbon nanotube field-effect transistor (CNTFET). This compact model includes a new analytical formulation of the channel charge, taking into account the influence of the source and drain SBs. Compact model simulation results (I–V characteristic and channel density of charge) as well as Monte Carlo simulation results, which are provided by a recent work, will be given and compared to each other and also to experimental data to validate the used approximations. Good agreement is observed over a large range of gate and drain biases. Furthermore, a scaling study is presented to examine the impact of technological parameters on the device figure of merit. Then, for the assessment of the SB on circuit performances, traditional logical circuits are designed using the SB-CNTFET compact model, and results are compared with a conventional CNTFET with zero-SB height. Finally, exploiting the particular properties of SB-CNTFETs, a three-valued static memory that is suitable for high density integration is presented.


Il est disponible au sein de la bibliothèque de l'établissement de soutenance.

Consulter en bibliothèque

La version de soutenance existe

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Bordeaux. Direction de la Documentation. Bibliothèque électronique.
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.