Thèse soutenue

Caractérisation, modélisation et intégration de JFET de puissance en carbure de silicium dans des convertisseurs haute température et haute tension

FR  |  
EN
Auteur / Autrice : Rami Mousa
Direction : Dominique Planson
Type : Thèse de doctorat
Discipline(s) : Génie électrique
Date : Soutenance en 2009
Etablissement(s) : Lyon, INSA
Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
Partenaire(s) de recherche : Laboratoire : AMPERE - Génie Electrique, Electromagnétisme, Automatique, Microbiologie Environnementale et Applications (Rhône)

Mots clés

FR

Mots clés contrôlés

Résumé

FR  |  
EN

Les systèmes d’électroniques de puissance ont grandement bénéficié du progrès révolutionnaire des composants de puissance en silicium (Si). Actuellement la quasi-totalité des applications d’électronique de puissance utilise des composants en Si. Les applications d’électroniques de puissance à haute température, haute tension et forte puissance sont de plus en plus croissantes et le silicium atteint ses limites. Le carbure de silicium (SiC) est un matériau semi-conducteur à large bande d’énergie interdite. Les propriétés électriques de ce matériau devancent celles du silicium, ce qui signifie qu’un composant en SiC présente de meilleures performances par rapport à son équivalent en silicium (Si). Les différents travaux à travers le monde démontrent un avenir prometteur pour le SiC dans la prochaine génération des composants de puissance. Le transistor JFET-SiC est l’interrupteur le plus avancé dans son développement technologique car il est au stade de la pré-commercialisation. Un modèle de type circuit pour les composants en SiC présente une extrême importance pour l’analyse et la conception de circuits de convertisseurs, en particulier, si une comparaison avec les composants en Si est établie. Le travail réalisé au cours de cette thèse, consiste à caractériser électriquement plusieurs versions de JFET-SiC pour des températures comprises entre 25°C et 225°C. Les caractérisations sont basées sur des mesures DC (Courant - Tension) en utilisant un traceur de caractéristiques, des mesures AC (Capacité - Tension) en utilisant un analyseur d’impédance et des mesures en commutation sur charge R-L (Résistive-Inductive). L’objectif est d’établir un modèle analytique du transistor JFET-SiCED. Ce modèle est basé sur l’analyse physique et comportementale du JFET en tenant compte de l’influence de la température et de la présence des deux canaux intrinsèques. Le modèle a été développé en langage VHDL-AMS et validé en régime statique ainsi qu’en dynamique en utilisant le simulateur SIMPLORER 7. 0. La validation du modèle montre une excellente concordance entre les mesures et la simulation.