Portable design of ADPLL for TV applications

• Auteur / Autrice : Wissam Altabban
• Direction : Patricia Desgreys
• Type : Thèse de doctorat
• Discipline(s) : Electronique et communications
• Date : Soutenance en 2009
• Etablissement(s) : Paris, Télécom ParisTech

Mots clés

Mots clés contrôlés

Systèmes de communication sans fil

Boucles d'asservissement de phase

MOS complémentaires

Résumé

Dans un systeme radio communication pour les applications hautes frequences (>300 mhz), la partie frontal RF est généralement analogique et alors moins compatible avec la partie numérique bande de base. La consommation d’énergie, la surface et le coût de la partie analogique sont importants par rapport a la partie numérique. La migration vers des systèmes numériques apporte plusieurs avantages : des conceptions numériques comme la possibilité d’utiliser des outils de CAD computer aided design, de plus les circuits numériques sont plus faciles à tester, plus petit s en surface et leur temps de conception est plus court contrairement aux circuits analogiques qui demande plusieurs itérations de fabrication avant leur commercialisation. Une PLL est un composant dont les signaux sont analogiques ou mixtes. Alors qu’une ADPLL est une boucle dont tous les signaux d’entrées/sorties sont numériques. Une ADPLL est plus facilement integrée sur un soc qu’une boucle analogique et plus robuste au bruit qui vient de la partie numérique bande de base. Dans ce mémoire on propose dans le premier chapitre un modèle comportemental de l’ADPLL pour les applications radio autour de 2ghz comme le GSM et le bluetooth. Le modèle linéaire variant en temps (LTV) du bruit de phase de l’oscillateur est integré dans un modèle haut niveau de l’ADPLL en utilisant VHDL-AMS. Dans le deuxième chapitre on propose une conception portable de l’ADPLL pour les applications tV. L’ADPLL conçue contient un oscillateur en anneau interpolateur contrôle numériquement et un convertisseur temps en numérique TDC base sur le DCO pour une réduction de la consommation de puissance.

Local oscillators are key buildings in radio communication system. They are considered as intensively analog blocks and then more sensitive to internal noise than digital blocks. This noise is up-converted to phase noise around the carrier frequency at the output of the oscillator. High performance of lo in terms of low phase noise is paid by high surface circuit or by high power consumption. One solution, proposed in the literature, is the all digital phase locked loops ADPLL. Within, digital blocks replace the analog blocks, such as the phase comparator and the loop filter. In this thesis, down to top behavior model of ADPLL is developed using VHDL-AMS. This model includes oscillator phase noise and TDC quantification noise. The modeling of the DCO is based on the linear time variant LTV model of phase noise that is based on the impulse sensitivity function isf of the oscillator. We are interested in this work by the design and modeling of the DCO and of the TDC because of their noisy behavior. We are interested in this work in the design of digital controlled ring oscillator. We opt for nine-stage ring interpolative oscillator made by nor cells for its larger tuning range than inverter based ring oscillators. We propose an isf based design strategy that can optimize the design variables of ring oscillators for minimum phase noise. In order to minimize the circuit area and the power consumption, we propose to merge DCO and TDC architectures. TDC uses the ring status to determinate the position of the rising or the falling edge of the oscillator waveform that is propagating in the ring at the rising edge of the reference.