Thèse soutenue

Modélisation et simulation, en VHDL-AMS, de capteurs d’images CMOS

FR  |  
EN
Auteur / Autrice : Foudil Dadouche
Direction : Patrick Garda
Type : Thèse de doctorat
Discipline(s) : Électronique
Date : Soutenance en 2007
Etablissement(s) : Paris 6

Résumé

FR

De nos jours, l’introduction des procédés de fabrication de la technologie CMOS standard dans la réalisation de capteurs d’images, permet d’intégrer, sur une même puce (SOC) toutes les fonctionnalités requises pour l’acquisition d’une information sous forme d’images. La réalisation de ces systèmes, de plus en plus complexe, est inéluctablement, précédée d’une étape de simulation et de validation préliminaires. L’objectif de cette thèse est d’explorer la possibilité de modélisation et de simulation de capteurs d’images CMOS, en utilisant le langage de description matériel VHDL–AMS. Deux capteurs ont été modélisés et simulés. Le premier est un imageur CMOS composé d’une matrice de pixels actifs, d’un convertisseur analogique numérique et d’un séquenceur numérique. Le deuxième est un pixel passif associé à un circuit d’intégration. A travers cette étude, une méthodologie de modélisation et de simulation de capteurs d’images mixtes et multi-domaines est proposée. Cette méthode permet de prédire le comportement de tels circuits avant de procéder à leur réalisation ce qui réduit avantageusement leur coût de fabrication et leur temps de mise sur le marché.