Conception de systèmes sur composant par partitionnement de graphes de flots conditionnels de données

par Laurent Capella

Thèse de doctorat en Informatique

Sous la direction de Michel Auguin.

Soutenue en 2003

à Nice .


  • Résumé

    L'explosion de la complexité des systèmes embarqués sur un composant rend très difficile la prise de décisions et la recherche de compromis. En effet, les concepteurs de systèmes doivent faire face à un nombre croissant de choix techniques pour implémenter et optimiser ces systèmes dans des temps impartis de plus en plus réduits. On assiste à un accroissement des coûts de conception directement liés à l'écart qui se creuse entre les besoins grandissants en matière d'aide à la conception, et l'évolution trop lente des outils commerciaux. La définition de cycles de conception efficaces implique la mise en oeuvre de méthodes de conception pour simplifier la prise de décisions au niveau système. Ainsi, le choix des différents composants architecturaux et le partitionnement des fonctions du système sur ces composants est un problème majeur. Il y a classiquement deux grandes classes de méthodes pour aborder ce problème suivant que l'on considère des applications orientées contrôle ou des applications orientées flots de données. Ce mémoire de thèse présente une méthode qui opère sur un graphe de flots conditionnels de données. Celui-ci est bien adapté pour représenter les applications de traitement du signal sans toutefois faire entièrement abstraction de la partie contrôle qui gère le séquencement de ces traitements. La méthode proposée opère en deux étapes. Elle effectue tout d'abord l'analyse logique et l'extraction des états de l'application afin d'identifier des états critiques particuliers, nommés états premiers. Puis, en fonction du nombre et de la complexité de ces états, la méthode les partitionne en les analysant, soit de manière incrémentale, soit de manière globale.

  • Titre traduit

    System-on-chip design by partitioning of conditionnal data flow graphs


  • Résumé

    The increasing complexity of system-on-chips makes very difficult to make decisions and to find tradeoffs. Indeed, system designers have to face a growing number of technical implementation choices and have to optimize those systems in an ever-shorter time. Design costs are increasing rapidly and are directly linked to the ever-widening gap, between the growing needs for computer-aided design, and the too slowly evolving performances of commercial tools. The definition of efficient design cycles is becoming a crucial industrial issue. It implies to handle high-level design methods in order to make easier and/or more automated the decision-making at system level. Consequently, the choices of the architectural components and the partitioning of the system functions on those components constitute a major problem as soon as the first design phases start. This PhD thesis presents a method, which operates on a conditional data flow graph. This method is well suited to represent signal processing applications, without entirely neglecting the control part, which manages the scheduling of the application. It carries out the logic analysis and the application states extraction, in order to identify the specific critical states called prime states. Then, regarding the number and the complexity of those states, the method partitions them by analyzing each one, either in an incremental order, or in a global way.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 231 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. [221]-230

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université Nice Sophia Antipolis. Service commun de la documentation. Bibliothèque Sciences.
  • Non disponible pour le PEB
  • Cote : 03NICE4065bis
  • Bibliothèque : Université Nice Sophia Antipolis. Service commun de la documentation. Bibliothèque Sciences.
  • Disponible pour le PEB
  • Cote : 03NICE4065
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.