Spécification de bibliothèques pour la synthèse de circuits asynchrones

Libraries specification for the synthesis of asynchronous circuits

• Auteur / Autrice : Jean-Baptiste Rigaud
• Direction : Marc Renaudin
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 2002
• Etablissement(s) : Grenoble INPG

Résumé

Ce travail de thèse s'intègre dans le développement de l'outil de conception automatique de circuits asynchrones TAST (" TIMA Asynchronous Synthesis Tool "). C'est un environnement de conception principalement composé d'un compilateur et d'un synthétiseur offrant la possibilité de cibler plusieurs formats de sortie (description comportementale en VHDL, langage C, description structurelle au niveau porte en VHDL) à partir de descriptions de haut niveau décrites en langage CHP. Le résultat produit par le synthétiseur est une description au niveau porte qui utilise une bibliothèque de cellules génériques. Cette thèse s'attache à la réalisation de l'interface entre le " front-end " de l'outil TAST et le " back-end " intégrant les outils commerciaux du flot de conception traditionnel. Pour cela, la bibliothèque générique qui permet de décrire le résultat de la synthèse a été spécifiée puis développée. Cette bibliothèque est une description fonctionnelle des portes qui est indépendante de la technologie. De plus, cette interface comprend des bibliothèques de cellules spécifiques qui permettent de concevoir un circuit de type ASIC ou de type FPGA. La spécification de la bibliothèque de cellules génériques a nécessité une étude approfondie sur les communications à travers un canal. Cette étude présente d'une manière unifiée les différents moyens pour réaliser ces communications et les différentes façons de les implanter au niveau circuit. Pour compléter le développement de la bibliothèque, le problème de la réalisation d'arbitres est abordé dans le cadre élargi de la conception de réseaux de communication sur puce (" Network on Chip ").

This PhD thesis deals with the development of the TAST automated tool suite (" TIMA Asynchronous Synthesis Tool "). It is a design environment mainly made up of a compiler and a synthesizer targeting several output formats (VHDL behavioral description, C language description, VHDL gate level netlist) starting from a high level description language (CHP). The synthesizer produces is a gate netlist which uses a generic cell library. This work presents the interface between the front-end of TAST and its back-end integrating commercial tools of the standard design flow. To do that, this generic library, used to describe the result of the synthesis, was specified and developed. This library includes a technology independent functional description of the gates. Moreover, the interface includes specific libraries for ASIC and FPGA. The generic library specification required an in-depth understanding of the message passing mechanisms through channel. Therefore this work adopted a unified way to study the communication protocols and their corresponding implementations. To complete the library specification and development, arbiter design was considered as a contribution to network on-chip implementation.