Reutilisation de descriptions vhdl synthetisables : migration multi-plateformes

Towards reusing vhdl synthesis descriptions

• Auteur / Autrice : DALILA RAHAL BESSEGHIR
• Direction : Yannick Hervé
• Type : Thèse de doctorat
• Discipline(s) : Sciences appliquées
• Date : Soutenance en 1998
• Etablissement(s) : Université Louis Pasteur (Strasbourg) (1971-2008)

Résumé

L'objectif de cette these est de traiter du probleme de non reutilisabilite de description vhdl synthetisables. Cette etude est basee sur la constatation suivante : la plupart des descriptions vhdl synthetisables sont dediees a la plateforme de synthese sur laquelle elles ont modelisees. En effet, en raison de l'inexistence de norme vhdl pour la synthese, chaque outil ou plateforme de synthese a son propre sous-ensemble vhdl pour la synthese. De ce fait, une description vhdl synthetisable sur une plateforme ne pourra quasiment jamais etre reutilisee sur une autre plateforme de synthese. Nous proposons quatre approches pour pallier a ce probleme. La premiere consiste a modeliser le systeme electronique a concevoir a l'aide du sous-ensemble minimal de vhdl pour la synthese (level0) mis au point par un groupe de recherche europeen. La deuxieme consiste a transformer automatiquement la description vhdl de depart de sorte qu'elle soit compatible avec le sous-ensemble level0. La troisieme approche consiste a decomposer le modele vhdl en entree en un ensemble d'objets, qui seront a leur tour transformes sous forme intermediaire puis reecrits tout en suivant le guide de la synthese, propre a la plateforme de destination. Enfin, la quatrieme approche, que nous avons implementee et testee, consiste a ne reecrire que les elements de syntaxe, du modele de depart, qui ne soient pas acceptes par la plateforme de destination. Les transformations se faisant en suivant les regles d'ecriture syntaxiques et semantiques de la synthese propres a la plateforme de destination c'est pour cette raison que nous l'avons nommee : methode de reecriture multi-plateformes.