Décomposition technologique sur les réseaux programmables de QuickLogic et ChipExpress

par Aziz Fortas

Thèse de doctorat en Microélectronique

Sous la direction de Gabrièle Saucier.

Soutenue en 1997

à Grenoble INPG .

    mots clés mots clés


  • Résumé

    Cette these se situe dans le cadre de la synthese logique. Elle a pour objectif de proposer des methodes de decompostion technologique efficaces sur les reseaux programmables a base de multiplexeurs en s'interessant particulierement aux composants des societes quicklogic et chipexpress. Une premiere solution, pratiquee en industrie, a consiste a associer une bibliotheque de primitives logiques simples de type cellules standards a ce type de reseaux. Une telle approche peut conduire a une pauvre utilisation de la technologie cible car elle ne tire pas profit de toutes les capacitees de la cellule de base. Cette these s'interesse, en consequence, a des approches plus ciblees. Il s'agit d'utiliser un support de representation de fonctions booleennes plus adapte a la structure de la cellule de base de ce type de reseaux et de decomposer les fonctions booleennes de maniere plus appropriee. La premiere partie est un etat de l'art de la representation de fonctions booleennes par les arbres de decision binaire (bdd) et des heuristiques d'ordonnancement de variables qui permettent de maitriser la complexite de cette representation. Dans la deuxieme partie on presente une premiere approche de decomposition technologique. Elle consiste a representer les fonctions booleennes par des diagrammes de decision binaire (bdds) et a effectuer une decomposition directe sur ces diagrammes. Le choix des bdds est motive par la correspondance directe existante entre un noeud bdd et un muliplexeur 2-1, element de base des fpgas etudies dans cette these. La deuxieme approche de decomposition technologique est fondee sur des conditions necessaires d'identification booleenne associees a la fonction representant la cellule de base du fpga. Elle permet d'exploiter toutes les capacites de la cellule de base du fpga. Les methodes proposees dans cette these ont ete testees sur un grand nombre de circuits et comparees a des outils industriels (synopsys, exemplar). Ce travail a fait l'objet d'un transfert technologique vers un logiciel industriel asyl+.

  • Titre traduit

    Technology mapping on quicklogic and chipexpress programmable devices


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (130 p.)
  • Annexes : 107 REF.

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université Grenoble Alpes (Saint-Martin d'Hères, Isère). Bibliothèques et Appui à la Science Ouverte. Bibliothèque universitaire Joseph-Fourier.
  • Disponible pour le PEB
  • Bibliothèque : Moyens Informatiques et Multimédia. Information.
  • Disponible pour le PEB
  • Cote : B-FOR

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Université Grenoble Alpes (Saint-Martin d'Hères, Isère). Bibliothèques et Appui à la Science Ouverte. Bibliothèque universitaire Joseph-Fourier.
  • Non disponible pour le PEB
  • Cote : MF-1997-FOR
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.