Recherche Avancée

Thèse soutenue

Conception et evaluation d'une architecture multiprocesseur a memoire partagee tolerante aux fautes

FR  |  
EN
Auteur / Autrice : Philippe Joubert
Direction : Michel Banâtre
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance en 1993
Etablissement(s) : Rennes 1

Résumé

FR

L'objectif de cette etude est la proposition d'une architecture multiprocesseur a memoire partagee tolerante aux fautes. Pour recuperer les defaillances de processus communiquant par memoire partagee, nous proposons un protocole de recuperation d'erreurs par retour arriere de type planifie qui prend en compte les communications au moyen d'une relation de dependance qui permet de definir dynamiquement l'ensemble des processus concernes par l'etablissement ou la restauration d'un point de recuperation. Nous proposons une mise en uvre de ce protocole dans laquelle la gestion des points de recuperation et des dependances est centralisee dans une memoire stable remplacant la memoire partagee de la machine. Cette technique evite d'avoir a concevoir d'autres composants specifiques. Nous evaluons ensuite les performances de notre proposition par simulation. Du fait des mecanismes de recuperation d'erreurs, une certaine degradation des performances par rapport a une architecture non tolerante aux fautes est inevitable. Cependant, les simulations montrent que cette degradation reste dans des limites raisonnables. Les simulations montrent aussi que notre proposition obtient des performances superieures a celles des autres architectures tolerantes aux fautes du meme type