Conception et réalisation d'un circuit integré de filtrage

par Pascal Delamotte

Thèse de doctorat en Informatique

Sous la direction de Directeur de thèse inconnu.

Soutenue en 1985

à Paris 11 , en partenariat avec Université de Paris-Sud. Faculté des sciences d'Orsay (Essonne) (autre partenaire) .


  • Résumé

    Cette thèse présente la réalisation, depuis la définition fonctionnelle jusqu’au test, d’un circuit de reconnaissance de motifs. Le circuit est composé de 8000 transistors pour une surface de 11. 5 mm² et est réalisé en technologique NMOS. Il procède par comparaisons en parallèle d’un ensemble de caractères (constituant plusieurs motifs), mémorisés dans une première phase d’initialisation, à une chaîne de caractères lus sur les entrées (flot séquentiel). A chaque caractère du flot filtré est associée une valeur sur 3 bits (code) correspondant soit à la présence (code de succès) ou à l’absence (code d’échec) d’une sous-chaîne formant un motif. Lorsqu’un motif est trouvé le code de succès est présenté sur les sorties dès que le premier caractère de la sous-chaine reconnue sort du circuit. Le circuit, synchronisé par le flot (reconnaissance au vol), a été testé jusqu’à une fréquence de 10 MCaractères/s.

  • Titre traduit

    Design and realization of an integrated circuit for filtering


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (118 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 56-57

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 0g ORSAY(1985)297
  • Bibliothèque : Centre Technique du Livre de l'Enseignement supérieur (Marne-la-Vallée, Seine-et-Marne).
  • Disponible pour le PEB
  • Cote : TH2014-034123
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.